元件充電模式(CDM) ESD被認(rèn)為是代表ESD充電和快速放電的首要實(shí)際ESD模型，能夠恰如其分地表示當(dāng)今集成電路(IC)制造和裝配中使用的自動(dòng)處理設(shè)備所發(fā)生的情況。到目前為止，在制造環(huán)境下的器件處理過(guò)程中，IC的ESD損害的最大原因是來(lái)自充電器件事件，這一點(diǎn)已廣為人知。1
充電器件模型路線圖
對(duì)IC中更高速IO的不斷增長(zhǎng)的需求，以及單個(gè)封裝中集成更多功能的需要，推動(dòng)封裝尺寸變大，因而維持JEP1572, 3中討論的推薦目標(biāo)CDM級(jí)別將是一個(gè)挑戰(zhàn)。還應(yīng)注意，雖然技術(shù)擴(kuò)展對(duì)目標(biāo)級(jí)別可能沒有直接影響(至少低至14 nm)，但這些高級(jí)技術(shù)改進(jìn)了晶體管性能，進(jìn)而也能支持更高IO性能(傳輸速率)，因此對(duì)IO設(shè)計(jì)人員而言，實(shí)現(xiàn)當(dāng)前目標(biāo)級(jí)別同樣變得很困難。由于不同測(cè)試儀的充電電阻不一致，已公布的ESD協(xié)會(huì)(ESDA)截止20204年路線圖建議，CDM目標(biāo)級(jí)別將需要再次降低，如圖1所示。
圖1.2010年及以后的充電器件模型靈敏度限值預(yù)測(cè)(版權(quán)所有?2016 EOS/ESD協(xié)會(huì))
快速瀏覽圖1不會(huì)發(fā)現(xiàn)CDM目標(biāo)級(jí)別有明顯變化，但進(jìn)一步查閱ESDA提供的數(shù)據(jù)(如圖2所示)可知，CDM ESD目標(biāo)級(jí)別的分布預(yù)期會(huì)有重大變化。
圖2.充電器件模型靈敏度分布組別前瞻(版權(quán)所有?2016 EOS/ESD協(xié)會(huì))
為何討論此變化很重要?它指出了需要采用一致的方法來(lái)測(cè)試整個(gè)電子行業(yè)的CDM，應(yīng)排除多種測(cè)試標(biāo)準(zhǔn)所帶來(lái)的一些不一致性?，F(xiàn)在，確保制造業(yè)針對(duì)ESDA討論的CDM路線圖做好適當(dāng)準(zhǔn)備比以往任何時(shí)候都更重要。這種準(zhǔn)備的一個(gè)關(guān)鍵方面是確保制造業(yè)從各半導(dǎo)體制造商收到的關(guān)于器件CDM魯棒性水平的數(shù)據(jù)是一致的。對(duì)一個(gè)協(xié)調(diào)一致的CDM標(biāo)準(zhǔn)的需求從來(lái)沒有像現(xiàn)在這樣強(qiáng)烈。再加上持續(xù)不斷的技術(shù)進(jìn)步，IO性能也會(huì)得到提高。這種對(duì)更高IO性能的需要(以及降低引腳電容的需要)，迫使IC設(shè)計(jì)人員別無(wú)選擇，只能降低目標(biāo)級(jí)別，進(jìn)而需要更精密的測(cè)量(在ANSI/ESDA/JEDEC JS-002中有說(shuō)明)。
新聯(lián)合標(biāo)準(zhǔn)
在ANSI/ESDA/JEDEC JS-002之前有四種現(xiàn)存標(biāo)準(zhǔn)：傳統(tǒng)的JEDEC (JESD22-C101)5、ESDA S5.3.16、AEC Q100-0117和EIAJ ED-4701/300-2標(biāo)準(zhǔn)8。ANSI/ESDA/JEDEC JS-002(充電器件模型、器件級(jí)別)9代表了將這四種現(xiàn)有標(biāo)準(zhǔn)統(tǒng)一為單一標(biāo)準(zhǔn)的一次重大努力。雖然所有這些標(biāo)準(zhǔn)都產(chǎn)生了有價(jià)值的信息，但多種標(biāo)準(zhǔn)的存在對(duì)行業(yè)不是好事。不同方法常常產(chǎn)生不同的通過(guò)級(jí)別，多種標(biāo)準(zhǔn)的存在要求制造商支持不同的測(cè)試方法，而有意義的信息并無(wú)增加。因此，以下兩點(diǎn)非常重要：IC充電器件抑制能力的單一測(cè)量水平是廣為人知的，以確保CDM ESD設(shè)計(jì)策略得到正確實(shí)施;IC的充電器件抑制能力同它將接觸到的制造環(huán)境中的ESD控制水平一致。
為了解決這個(gè)問(wèn)題，2009年成立的ESDA和JEDEC CDM聯(lián)合工作小組(JWG)開發(fā)了JS-002。此外，JWG希望根據(jù)引入場(chǎng)感應(yīng)CDM (FICDM)以來(lái)所獲得的經(jīng)驗(yàn)教訓(xùn)對(duì)FICDM進(jìn)行技術(shù)改進(jìn)10。最后，JWG希望盡量減少對(duì)電子行業(yè)的沖擊。為了減少行業(yè)沖擊，工作小組決定，聯(lián)合標(biāo)準(zhǔn)不應(yīng)要求購(gòu)買全新場(chǎng)感應(yīng)CDM測(cè)試儀，并且通過(guò)/失敗水平應(yīng)盡可能與JEDEC CDM標(biāo)準(zhǔn)一致。JEDEC標(biāo)準(zhǔn)是使用最廣泛的CDM標(biāo)準(zhǔn)，因此JS-002與當(dāng)前制造業(yè)對(duì)CDM的理解保持一致。
雖然JEDEC和ESDA的測(cè)試方法非常相似，但兩種標(biāo)準(zhǔn)之間有一些不同之處需要化解。JS-002還試圖解決一些技術(shù)問(wèn)題。一些最重要問(wèn)題列示如下。
標(biāo)準(zhǔn)之間的差異
? 場(chǎng)板電介質(zhì)厚度
? 用于驗(yàn)證系統(tǒng)的驗(yàn)證模塊
? 示波器帶寬要求
? 波形驗(yàn)證參數(shù)
標(biāo)準(zhǔn)的技術(shù)問(wèn)題
? 測(cè)量帶寬要求對(duì)CDM而言太慢
? 人為地讓JEDEC標(biāo)準(zhǔn)中的脈沖寬度很寬
為了達(dá)成目標(biāo)并實(shí)現(xiàn)統(tǒng)一，作出了如下硬件和測(cè)量選擇。在為期五年的文件編制過(guò)程中，工作小組進(jìn)行了大量測(cè)量才作出這些決定。
硬件選擇
? 使用JEDEC電介質(zhì)厚度
? 使用JEDEC“硬幣”進(jìn)行波形驗(yàn)證
? 禁止在放電路徑中使用鐵氧體
測(cè)量選擇
? 系統(tǒng)驗(yàn)證/驗(yàn)收需要最低6 GHz帶寬的示波器
? 例行系統(tǒng)驗(yàn)證允許使用1 GHz示波器
盡量減少數(shù)據(jù)損壞并討論隱藏電壓調(diào)整
? 讓目標(biāo)峰值電流與現(xiàn)有JEDEC標(biāo)準(zhǔn)一致
? 指定與JEDEC壓力級(jí)別匹配的測(cè)試條件;對(duì)于JS-002測(cè)試結(jié)果，指的是測(cè)試條件(TC);對(duì)于JEDEC和AEC，指的是伏特(V)
? 對(duì)于JS-002，調(diào)整場(chǎng)板電壓以提供與傳統(tǒng)JEDEC峰值電流要求對(duì)應(yīng)的正確峰值電流
確保較大封裝完全充電
? 為確保較大封裝完全充電，引入了一個(gè)新的程序
下面說(shuō)明這些改進(jìn)。
JS-002硬件選擇
JS-002 CDM硬件平臺(tái)代表了ESDA S5.3.1探針組件或測(cè)試頭放電探針同JEDEC JESD22-C101驗(yàn)證模塊和場(chǎng)板電介質(zhì)的結(jié)合。圖3所示為硬件對(duì)比。ESDA探針組件的放電路徑中沒有特定鐵氧體。FICDM測(cè)試儀制造商認(rèn)為，鐵氧體是必要的，增加鐵氧體可提高500 ps的半峰全寬(FWHH)額定最小值，并將Ip2(第二波峰)降至第一波峰Ip1的50%以下，從而滿足傳統(tǒng)JEDEC要求。JS-002去掉了此鐵氧體，從而消除了放電中的這種限制因素，使得放電波形更準(zhǔn)確，高帶寬示波器在Ip1時(shí)看到的振鈴現(xiàn)象不再存在。
圖3.JEDEC和JS-002平臺(tái)硬件原理圖
圖4顯示了ESDA和JEDEC CDM標(biāo)準(zhǔn)驗(yàn)證模塊的區(qū)別。ESDA標(biāo)準(zhǔn)提供兩個(gè)電介質(zhì)厚度選項(xiàng)，并結(jié)合驗(yàn)證模塊(第二個(gè)選項(xiàng)是模塊和場(chǎng)板之間有一層最多130 μm的額外塑料薄膜，用于測(cè)試帶金屬封裝蓋的器件)。JEDEC驗(yàn)證模塊/FR4電介質(zhì)代表一個(gè)單一小/大驗(yàn)證模塊和電介質(zhì)選項(xiàng)，支持它的JEDEC標(biāo)準(zhǔn)用戶要多得多。
圖4.ESDA和JEDEC驗(yàn)證模塊比較JS-002使用JEDEC模塊。
JS-002測(cè)量選擇
在JS-002標(biāo)準(zhǔn)制定的數(shù)據(jù)收集階段，CDM JWG發(fā)現(xiàn)需要更高帶寬的示波器才能精確測(cè)量CDM波形。1 GHz帶寬示波器未能捕捉到真正的第一峰值。圖5和圖6說(shuō)明了這一點(diǎn)。
圖5.大JEDEC驗(yàn)證模塊在500 V JEDEC時(shí)與JS-002 TC500在1 GHz時(shí)的CDM波形
圖6.大JEDEC驗(yàn)證模塊在500 V JEDEC時(shí)與JS-002 TC500在6 GHz時(shí)的CDM波形
例行波形檢查，例如每日或每周的檢查，仍可利用1 GHz帶寬示波器進(jìn)行。然而，對(duì)不同實(shí)驗(yàn)室測(cè)試站點(diǎn)的分析表明，高帶寬示波器能提供更好的站點(diǎn)間相關(guān)性。11例行檢查和季度檢查推薦使用高帶寬示波器。年度驗(yàn)證或更換/修理測(cè)試儀硬件之后的驗(yàn)證需要高帶寬示波器。
表1.JS-002波形數(shù)據(jù)記錄表示例，顯示了造成TC(測(cè)試條件)電壓的因素9
測(cè)試儀CDM電壓設(shè)置
CDM JWG同時(shí)發(fā)現(xiàn)，對(duì)于不同測(cè)試儀平臺(tái)，為了獲得符合先前ESDA和JEDEC標(biāo)準(zhǔn)的標(biāo)準(zhǔn)測(cè)試波形，實(shí)際板電壓設(shè)置需要有相當(dāng)大的差異(例如，特定電壓設(shè)置為100 V或更大)。這在任何標(biāo)準(zhǔn)中都沒有說(shuō)明。JS-002唯一地確定了將第一峰值電流(以及測(cè)試條件所代表的電壓)縮放到JEDEC峰值電流水平所需的偏移或因數(shù)。JS-002附錄G對(duì)此有詳細(xì)說(shuō)明。表1顯示了一個(gè)包含此特性的驗(yàn)證數(shù)據(jù)實(shí)例。
在設(shè)定測(cè)試條件下確保超大器件完全充電
在JS-002開發(fā)的數(shù)據(jù)收集階段還發(fā)現(xiàn)了一個(gè)與測(cè)試儀相關(guān)的問(wèn)題：放電之前，某些測(cè)試系統(tǒng)未將大驗(yàn)證模塊或器件完全充電到設(shè)定電壓。不同測(cè)試系統(tǒng)的大值場(chǎng)板充電電阻(位于充電電源和場(chǎng)板之間的串聯(lián)電阻)不一致，影響到場(chǎng)板電壓完全充電所需的延遲時(shí)間。結(jié)果，不同測(cè)試儀的第一峰值放電電流可能不同，影響CDM的通過(guò)/失敗分類，尤其是大器件。
因此，工作小組撰寫了詳實(shí)的附錄H(“確定適當(dāng)?shù)某潆娧舆t時(shí)間以確保大模塊或器件完全充電”)，描述了用于確定器件完全充電所需延遲時(shí)間的程序。當(dāng)出現(xiàn)峰值電流飽和點(diǎn)(Ip基本保持穩(wěn)定，設(shè)置更長(zhǎng)的延遲時(shí)間也不會(huì)使它改變)時(shí)，說(shuō)明達(dá)到了適當(dāng)?shù)某潆娧舆t時(shí)間，如圖7所示。確定此延遲時(shí)間，確保放電之前，超大器件能夠完全充電到設(shè)定的測(cè)試條件。
圖7.峰值電流與充電時(shí)間延遲關(guān)系圖示例，顯示了飽和點(diǎn)/充電時(shí)間延遲9
電子行業(yè)逐步采用JS-002
對(duì)于采用ESDA S5.3.1 CDM標(biāo)準(zhǔn)的公司，JS-002標(biāo)準(zhǔn)取代了S5.3.1，應(yīng)將S5.3.1廢棄。對(duì)于先前使用JESD22-C101的公司，JEDEC可靠性測(cè)試規(guī)范文件JESD47(規(guī)定JEDEC電子元件的所有可靠性測(cè)試方法)最近進(jìn)行了更新，要求用JS-002代替JESD22-C101(2016年末)。JEDEC會(huì)員公司轉(zhuǎn)換到JS-002的過(guò)渡時(shí)期現(xiàn)已開始。很多公司(包括ADI和Intel)已經(jīng)對(duì)所有新產(chǎn)品利用JS-002標(biāo)準(zhǔn)進(jìn)行測(cè)試。
國(guó)際電工委員會(huì)(IEC)最近批準(zhǔn)并更新了其CDM測(cè)試標(biāo)準(zhǔn)IS 60749-2812。此標(biāo)準(zhǔn)全盤納入JS-002作為其指定測(cè)試標(biāo)準(zhǔn)。
汽車電子理事會(huì)(AEC)目前有一個(gè)CDM小組委員會(huì)，其正在更新Q100-011(集成電路)和Q101-005(無(wú)源器件)車用器件CDM標(biāo)準(zhǔn)文件以納入JS-002，并結(jié)合AEC規(guī)定的測(cè)試使用條件。這些工作預(yù)計(jì)會(huì)在2017年底完成并獲批準(zhǔn)。
結(jié)語(yǔ)
觀察ESDA提供的CDM ESD路線圖，可知在更高IO性能的驅(qū)動(dòng)下，CDM目標(biāo)級(jí)別會(huì)繼續(xù)降低。制造業(yè)對(duì)器件級(jí)CDM ESD耐受電壓的認(rèn)知比以往任何時(shí)候都更重要，而來(lái)自不同CDM ESD標(biāo)準(zhǔn)的不一致產(chǎn)品CDM結(jié)果是無(wú)法傳達(dá)這一訊息的。ANSI/ESDA/JEDEC JS-002有機(jī)會(huì)成為第一個(gè)真正的適用于全行業(yè)的CDM測(cè)試標(biāo)準(zhǔn)。消除CDM測(cè)試頭放電路徑中的電容，可顯著改善放電波形的質(zhì)量。引入高帶寬示波器用于驗(yàn)證，提高到五個(gè)測(cè)試條件波形驗(yàn)證級(jí)別，以及保證適當(dāng)?shù)某潆娧舆t時(shí)間——所有這些措施顯著降低了不同實(shí)驗(yàn)室的測(cè)試結(jié)果差異，改善了站點(diǎn)間的可重復(fù)性。這對(duì)確保向制造業(yè)提供一致的數(shù)據(jù)至關(guān)重要。電子行業(yè)接受JS-002標(biāo)準(zhǔn)之后，將有能力更好地應(yīng)對(duì)前方的ESD控制挑戰(zhàn)。
參考文獻(xiàn)
1. Roger J. Peirce?！癊SD損害的最常見原因”。Evaluation Engineering，2002年11月。
2. ESD目標(biāo)級(jí)別工業(yè)理事會(huì)?！肮I(yè)理事會(huì)白皮書2：降低器件級(jí)CDM ESD規(guī)格和要求的一個(gè)案例”。EOS/ESD協(xié)會(huì)，2010年4月。
3. “JEP157：推薦ESD-CDM目標(biāo)級(jí)別”。JEDEC，2009年10月。
4. EOS/ESD協(xié)會(huì)路線圖。
5. “JESD22-C101F：微電子器件靜電放電耐受閾值的場(chǎng)感應(yīng)充電器件模型測(cè)試方法”。JEDEC，2013年10月。
6. “ANSI/ESD S5.3.1：靜電放電靈敏度測(cè)試——充電器件模型(CDM)器件級(jí)別”。EOS/ESD協(xié)會(huì)，2009年12月。
7. “AEC-Q100-011：充電器件模型(CDM)靜電放電測(cè)試”。汽車電子理事會(huì)，2012年7月。
8. “EIAJ ED-4701/300-2，測(cè)試方法305：充電器件模型靜電放電(CDM-ESD)”。日本電子與信息技術(shù)行業(yè)協(xié)會(huì)，2004年6月。
9. “ANSI/ESDA/JEDEC JS-002-2014：充電器件模型(CDM)器件級(jí)別”。EOS/ESD協(xié)會(huì)，2015年4月。
10. Alan W. Righter、Terry Welsher和Marti Ferris。“邁向聯(lián)合ESDA/JEDEC CDM標(biāo)準(zhǔn)：方法、實(shí)驗(yàn)和結(jié)果”。EOS/ESD論文集，2012年9月。
11. Theo Smedes、Michal Polweski、Arjan van IJzerloo、Jean-Luc Lefebvre和Marcel Dekker?！癈DM校準(zhǔn)程序的隱患”。EOS/ESD論文集，2010年10月。
12. “IEC IS 60749-28，靜電放電(ESD)靈敏度測(cè)試——充電器件模型(CDM) - 器件級(jí)別”。國(guó)際電工委員會(huì)，2017年。
Alan Righter
Alan Righter
Alan [alan.righter@analog.com] is a senior staff ESD engineer in th corporate ESD department at Analog Devices, San Jose, CA. He works with ADI design/product engineering teams worldwide on whole chip ESD planning/design, ESD testing, ESD failure analysis, and EOS issues with internal and external customers. Prior to ADI, Alan was with Sandia National Laboratories, Albuquerque, NM for 13 years, where he was involved in IC design, test, product engineering, reliability testing, and failure analysis. Alan completed his B.S.E.E. and M.S.E.E. at Arizona State University in 1982 and 1984, respectively, and his Ph.D. at the University of New Mexico in 1996. In 2007, Alan joined all Standards Device Testing Working Groups (WG5.x) and is also a member of Systems and Simulators WG 14. He was appointed chair of WG 5.3.1, Charged Device Model, in 2008 and currently serves as ESDA Chairperson of the expanded Joint (ESDA/JEDEC) CDM Working Group, which recently completed the new ESDA/JEDEC Joint Standard JS-002. Alan is also currently Vice President of the ESD Association. Alan has been active in the EOS/ESD Symposium as author/co-author of 10 articles, and he is also currently ESDA Events Director. Alan also is active in the Industry Council on ESD Target Levels.
Alan [alan.righter@analog.com]是ADI公司位于美國(guó)加州圣何塞的企業(yè)ESD部的高級(jí)ESD工程師。他與ADI公司全球設(shè)計(jì)/產(chǎn)品工程團(tuán)隊(duì)一起負(fù)責(zé)整個(gè)芯片的ESD規(guī)劃/設(shè)計(jì)、ESD測(cè)試、ESD故障分析以及內(nèi)部和外部客戶存在的EOS問(wèn)題。加入ADI之前，Alan在Sandia National Laboratories(位于美國(guó)新墨西哥州阿爾伯克基市)工作了13年，參與了IC設(shè)計(jì)、測(cè)試、產(chǎn)品工程、可靠性測(cè)試和故障分析。Alan于1982年和1984年分別獲得亞利桑那州立大學(xué)電氣工程學(xué)士學(xué)位和電氣工程碩士學(xué)位，并于1996年獲得新墨西哥大學(xué)博士學(xué)位。2007年，Alan加入了所有的標(biāo)準(zhǔn)設(shè)備測(cè)試工作組(WG5.x)，同時(shí)也是系統(tǒng)和仿真器WG 14的成員。他于2008年被任命為WG 5.3.1(充電裝置模型)的主席，目前擔(dān)任擴(kuò)展聯(lián)合(ESDA/JEDEC) CDM工作組的ESDA主席，最近完成了新的ESDA/JEDEC聯(lián)合標(biāo)準(zhǔn)JS-002。Alan目前也是ESD協(xié)會(huì)的副主席。作為10篇文章的作者/合著者，Alan一直積極參加EOS/ESD研討會(huì)，他目前也是ESDA事件總監(jiān)。Alan在ESD目標(biāo)級(jí)別行業(yè)理事會(huì)中也很活躍。
Brett Carn
Brett Carn
Brett Carn [brett.w.carn@intel.com] joined Intel Corporation in 1999 and is a principal engineer in the Corporate Quality Network. He has actively worked in the field f device level ESD at Intel. In that role, Brett chairs the Intel ESD Council overseeing component level ESD and latch-up testing across all Intel sites worldwide, defining all internal tet specifications, eviewing all Intel ESD design rules, overseeing/defining the ESD taget levels for all Intel products worldwide, and leading postsilicon ESD debug on many products. In more recent years, Brett has also been actively involved with addressing EOS challenges. Prior to joining Intel, he worked for Lattice Semiconductor for 13 years, where he started working on ESD in the early 1990s. Since 2007, Brett has been a member of the Industry Council on ESD Target Levels and has helped author several white papers, and also served as the lead editor on four white papers. Brett is an active member of the ESDA and a current member of the ESDA Board of Directors. Brett is also a member of the ESDA Education Council, overseeing all online training, and is the current chair of the Technical and Advisory Support (TAS) Committee and a member of several ESDA working groups. Brett received his B.S. in electrical engineering from Portland State University in 1986.
Brett Carn [brett.w.carn@intel.com]于1999年加入英特爾公司，現(xiàn)在是企業(yè)質(zhì)量網(wǎng)絡(luò)的首席工程師。他一直關(guān)注英特爾器件級(jí)別ESD領(lǐng)域。作為首席工程師，Brett主持英特爾ESD理事會(huì)，負(fù)責(zé)全球所有英特爾網(wǎng)站的元件級(jí)別ESD和閂鎖測(cè)試，定義所有內(nèi)部測(cè)試規(guī)范，審查所有英特爾ESD設(shè)計(jì)規(guī)則，監(jiān)督/定義全球所有英特爾產(chǎn)品的ESD目標(biāo)級(jí)別并領(lǐng)導(dǎo)許多產(chǎn)品的后晶片ESD調(diào)試。最近幾年，Brett還一直積極致力于解決EOS挑戰(zhàn)。加入英特爾之前，他在Lattice Semiconductor工作了13年，在20世紀(jì)90年代早期便開始從事ESD相關(guān)工作。從2007年開始，Brett一直是ESD目標(biāo)級(jí)別行業(yè)理事會(huì)的成員，協(xié)助撰寫了數(shù)本白皮書，同時(shí)擔(dān)任四本白皮書的責(zé)任編輯。Brett是ESDA的積極成員，目前也是ESDA董事會(huì)的成員之一。Brett也是ESDA教育委員會(huì)的成員，負(fù)責(zé)監(jiān)督所有在線培訓(xùn)，目前是技術(shù)和咨詢支持(TAS)委員會(huì)的主席以及幾個(gè)ESDA工作組的成員。Brett于1986年獲得波特蘭州立大學(xué)電氣工程學(xué)士學(xué)位。
The EOS/ESD Association
EOS/ESD協(xié)會(huì)
The EOS/ESD Association is the largest industry group dedicated to advancing the theory and the practice of ESD avoidance, with more than 2000 members worldwide. Readers can learn more about the Association and its work at
EOS/ESD協(xié)會(huì)是最大的行業(yè)組織，致力于實(shí)施ESD保護(hù)理論和實(shí)踐，在全球擁有2000多名成員。
（轉(zhuǎn)載）
